

CA-IS364x 带电源的数字隔离器 测试板说明

描述

此份文件描述了 CA-IS364x 测试板的相关使用说明,其中有产品介绍、原理图、PCB 布线图、物料清单以及部分测试数据等。CA-IS364x 评估板可以用来简单评估 CA-IS364x 内置的隔离电源以及数字隔离的参数性能等。

芯片简介

CA-IS364x 是数字隔离器系列中,增强隔离耐压并集成 DC-DC 转换器的一款芯片。CA-IS364x 的出现可替代传统用分立器件组建的隔离电源方案,并且新方案使得外形尺寸更小,能够实现完全隔离。该系列芯片命名带"V"的版本芯片逻辑电源可以独立供电,其第7引脚为V_{DDL},可独立外接电源供电,也可直接接在隔离电源的供电引脚,即芯片的第1引脚 V_{DD}。

CA-IS364x 是四通道数字隔离器,其中 CA-IS3640 芯片具有四个前向通道,CA-IS3641 芯片具有三个前向通道和一个反向通道,CA-IS3642 芯片具有两个前向通道和两个反向通道,CA-IS3643 芯片具有一个前向通道和三个反向通道,CA-IS3644 具有四个反向通道。所有器件都具有故障安全模式选项,如果输入信号丢失,则以 L 为后缀的芯片默认输出为低电平,以 H 为后缀的芯片默认输出为高电平。

CA-IS364x 测试版适用如下表产品型号。下面以 CA-3641HVW 为例,介绍该测试板的使用说明。

型号	正向通道数	反向通道数	隔离电源输出 V _{ISO} 电压(V) ¹	逻辑电源是否可 以独立供电 ²	封装
CA-IS3640HW	4	0	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3640LW	4	0	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3641HW	3	1	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3641LW	3	1	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3642HW	2	2	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3642LW	2	2	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3643HW	1	3	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3643LW	1	3	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3644HW	0	4	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3644LW	0	4	3.3V 或 5V	否	SOIC16-WB(W)
CA-IS3640HVW	4	0	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3640LVW	4	0	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3641HVW	3	1	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3641LVW	3	1	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3642HVW	2	2	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3642LVW	2	2	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3643HVW	1	3	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3643LVW	1	3	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3644HVW	0	4	3.3V 或 5V	是	SOIC16-WB(W)
CA-IS3644LVW	0	4	3.3V 或 5V	是	SOIC16-WB(W)



3D 仿真图






图 1 CA-IS364x PCB 的 3D 仿真图

原理图





布线图





Rev1.1, Mar ,2024



www.chipanalog.com

物料清单

Item	Ref Des	Qty	Description	Package	MFR	PN.
1	CON1	1	CONN, 5.08mm, Rising Cage Clamp	-	Wurth Elektronik	691236510002
2	FBL1,FBL2	2	Beed 600Ω	0805	Linekey	FBG2912-601Y
3	C1	1	Tantalum cap,22uF	7343	AVX	TAJD226K025RNJ
4	C2,C5,C12	3	MLCC, 10μF/10V, X7R	0805	-	Standard
5	C3	1	MLCC, 1μF /10V, X7R	0603	-	Standard
6	C4, C6, C13	3	MLCC , 100nF/10V, X7R	0603	-	Standard
7	C7	2	MLCC, 1μF/10V, X7R	0603	-	Standard
8	C8,C9,C10,C11, C14 ,C15,C16,C17	8	No Connect	0603	-	Standard
9	U1	1	CA-IS3641HVW	SOIC16- WB(W)	Chipanalog	
10	\$1,\$2,\$3,\$4,\$5,\$6, \$7,\$8	8	SMA Connect, 2.54mm	-	-	Standard
11	L1	1	24uH, 0.7mm, 4.5mm*12mm	-	Wurth Elektronik	7447043
12	TP9,TP21	2	Test Point, Red, Through Hole, 1mm	-	Keystone	5000
13	TP1,TP3,TP5, TP7,TP11,TP13, TP15, TP17, TP19	9	Test Point, Yellow, Through Hole, 1mm	-	Keystone	5009
14	TP2,TP4,TP6,TP8,T P10,TP12,TP14,TP 16,TP18,TP20,TP2 2	11	Test Point, Black, Through Hole, 1mm	-	Keystone	5001
15	J1,J2,J3,J4,J5,J6,J7 ,J8 ,J9	9	Header, 3 pin, 2.54mm	-	-	Standard
16	6 PCB 1		Four layers PCB, FR-4, PCB-A041-00, 1.0mm thickness, 100mm*100mm, The distance between Inner Layer1 and Inner Layer2 should be greater than 0.4mm.	-	-	-






测试仪器

直流电源、500MHz 带宽示波器安捷伦 DSOX3054T、6.5 位多功能万用表安捷伦 34465A、高频信号发生器等。

硬件连接


- 1. 将直流电压源连接到 CON1;
- 2. 函数发生器输出一定频率和幅值的信号,连接到各个通道的输入端;
- 3. 通过示波器测量各个通道输出端,用示波器观察各个通道信号;
- 4. CA-3641HVW 芯片的第7引脚是逻辑电源 V_{DD}, 可外接独立电源,可以接 V_{DD}, 与芯片的引脚1共用一路电源。本测试板在 PCB 上已将7脚与1脚连接,一路电源供电即可;
- 5. 可以用信号发生器为各个通道输入高电平或者低电平的信号,也可以通过跳线帽选择 J1/J2/J3/J8,使各个通道接 GNDA 或者 V_{DD};
- 6. 隔离电源输出电压通过 SEL 引脚配置,通过跳线帽选择 J9 把 SEL 接 GNDB 或者 Viso。





测试示例

下面以 CA-3641HVW 为例,测试一些典型波形,包括输出纹波、不同输入输出电压下的效率、RS485 隔离信号传递等。








CHIPANALOG

www.chipanalog.com







图 12 V_{DD} = 3.3V,V_{ISO} = 3.3V,A和B之间RL = NC I_{ISO} = 75mA V_{ISO} 纹波电压峰峰值: 40mV

图 13 不同环境温度下的效率随负载电流的变化 V_{DD} = 3.3V, V_{ISO} = 3.3V, A 和 B 之间 RL = NC







图 14 1 通道信号和 2 通道信号的传输眼图 V_{DD}=5V, V_{ISO}=5V , f_{VI1}: 75MHz f_{VI2}: 75MHz CH1 黄色 VI1, CH2 绿色 VI2, CH3 蓝色 VO1, CH4 红 色 VO2

图 15 3 通道信号和 4 通道信号的传输眼图 V_{DD}=5V,V_{ISO}=5V , f_{VI3}: 75MHz f_{VI4}: 75MHz CH1 黄色 VI3,CH2 绿色 VI4,CH3 蓝色 VO3,CH4 红色 VO4




PCB 布线建议

1. CA-IS364x 内置开关电源,为副边侧和外部模块提供稳压电源。输入侧V_{DD}和输出侧V_{ISO}的旁路电容和供电电容的位置放尽可能摆放在靠近芯片的管脚,距离应控制在2mm以内,如下图16和图17所示。当需要在供电电源线和地线中放置过孔,应放置在电容相对于芯片管脚的外侧,而非放置在电容和芯片之间,以减少过孔寄生电感的影响,如下图18和图19所示。



2. CA-IS364x 集成隔离开关电源,存在一定的传导噪声和辐射噪声。适当的PCB拼接电容,对改善传导干扰和辐射干扰有一定的作用。在PCB布线时,可以适当增加原边GNDA和副边GNDB之间的拼接电容以及V_{ID} /V_{ISO}对GNDA/GNDB的拼接电容,如下图20和图21。此外,在PCB边缘处放置一系列间隔距离不大于3mm至4mm的地过孔,形成边缘防护,如下图22所示。



Revision History

版本	日期	状态描述
Ver1.0	Jan.2021	初始版本
Ver1.1	Mar.2024	更新 PCB 和原理图,测试数据以及增加表 1 等

重要声明

上述资料仅供参考使用,用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下,保留因技术革新而改变上述资料的权利。

http://www.chipanalog.com