

CA-IF1051HS 具有 CAN FD 和故障保护功能的 CAN 收发器

1. 产品特性

- 符合 ISO 11898-2:2016 和 ISO 11898-5:2007 物理层标准
- “Turbo” CAN:
 - 所有器件均支持经典 CAN 和 5Mbps CAN FD(灵活数据速率)
 - 具有超低对称传输延时和快速环路响应, 提高时间裕量
 - 在带负载的 CAN 网络中实现更高的数据速率
- 未上电时具有理想的无源特性
 - 总线和逻辑侧均处于高阻态(空载)
 - 上电/断电过程中, 总线与 RXD 输出端无扰动
- 集成保护功能提高系统可靠性
 - CANH、CANL 具有±70V 故障保护
 - ±30V 扩展共模输入范围(CMR)
 - V_{CC} 欠压保护
 - 发送器超时检测避免总线闭锁, 允许最低传输速率为 5.5 kbps
 - 热关断
- 超低环路延时: 130ns (典型值)
- 结温范围: -55°C 至 150°C
- 提供 8 引脚 SO 封装

2. 应用

- 工业自动化
- 楼宇自动化
- HVAC 系统
- 分布式管理

- 自动售货机
- 安防系统

3. 概述

CA-IF1051HS 为+5V 控制器局域网(CAN)收发器, 符合 ISO11898-2:2016 和 ISO 11898-5:2007 物理层技术规范。该系列器件设计用于高速 CAN FD 网络, 可支持高达 5Mbps 的传输速率。CAN 总线端口提供高达±70V 的故障保护, 满足恶劣环境中的过压保护需求。接收器输入共模范围(CMR)高达±30V, 远远超出 ISO 11898 规范要求的-2V 至+7V, 非常适合节点间存在较大电位偏差的 CAN 总线网络。


发送器提供显性状态超时检测, 当 TXD 处于显性状态(低电平)的时间超出 t_{DOM} 时, 驱动器立即释放总线, 使输出保持在隐性电平, 由此避免由于控制器错误或 TXD 输入故障而导致的总线闭锁。此外, CA-IS1051HS 还具有静音模式, 通过 S 引脚控制, 将 S 引脚置于高电平时关闭发送器工作。

CA-IF1051HS 采用 8 引脚 SOIC 封装, 工作在-55°C 至 +150°C 结温范围。

器件信息

型号	封装	封装尺寸(标称值)
CA-IF1051HS	SOIC8(S)	4.9mm x 3.9mm

简化框图



4. 订购信息

表 4-1 有效订购器件型号

器件型号	封装	封装尺寸
CA-IF1051HS	8 pin-SOIC	4.9mm*3.9mm

目录

1. 产品特性.....	1	9.2. 接收器.....	14
2. 应用.....	1	9.3. 发送器.....	15
3. 概述.....	1	9.4. 保护功能.....	15
4. 订购信息.....	2	9.4.1. 欠压锁存.....	15
5. 修订历史.....	3	9.4.2. 过压故障保护.....	15
6. 引脚功能描述.....	4	9.4.3. 热关断.....	15
7. 产品规格.....	5	9.4.4. 限流保护.....	15
7.1. 绝对最大额定值.....	5	9.4.5. 发送器超时检测.....	16
7.2. ESD 额定值.....	5	9.5. 器件断电状态.....	17
7.3. 建议工作条件.....	5	9.6. 浮空引脚.....	17
7.4. 热信息.....	5	9.7. 工作模式.....	17
7.5. 电气特性.....	6	9.7.1. 常态模式.....	17
7.6. 开关特性.....	7	9.7.2. 静音模式.....	17
7.7. 典型工作特性.....	8	10. 应用信息.....	18
8. 参数测量信息.....	10	11. 封装信息.....	19
9. 详细说明.....	14	12. 焊接信息.....	20
9.1. CAN 总线状态.....	14	13. 卷带信息.....	21
		14. 重要声明.....	22

5. 修订历史

修订版本号	修订内容	修订页码
Version 1.0	N/A	N/A
Version 1.01	之前版本为 Version 1.0 版, 更新为 Version 1.01	N/A
Version 1.02	逻辑接口表中 S 和 TXD 引脚: V_{IH} 最小值更新为 2.8V, V_{IL} 最大值更新为 1.4V	6

6. 引脚功能描述




图 6-1 CA-IF1051HS 引脚图

表 6-1 CA-IF1051HS 引脚功能描述

引脚名称	引脚编号	类型	描述
TXD	1	输入	发送器数据输入端。当 TXD 为低电平时，CANH、CANL 输出为显性状态；当 TXD 为高电平时，CANH、CANL 输出为隐性状态。
GND	2	地	接地。
VCC	3	电源	电源输入，在 V _{CC} 与 GND 之间外接一个至少 0.1μF 的旁路电容，电容需靠近电源引脚安装。
RXD	4	输出	接收器数据输出端，总线为隐性状态时，RXD 输出高电平；总线为显性状态时，RXD 输出低电平。
NC	5	NC	浮空，请勿从外部连接这些引脚，应将其置于悬空状态。
CANL	6	总线 I/O	CAN 总线差分输入/输出，低电平逻辑端。
CANH	7	总线 I/O	CAN 总线差分输入/输出，高电平逻辑端。
S	8	输入	静音状态控制引脚，S 接高电平，发送器置于静音状态；S 接低电平或开路，器件处于正常工作模式。

7. 产品规格
7.1. 绝对最大额定值

参数		最小值	最大值	单位
V _{CC}	电源电压	-0.3	7	V
V _{BUS}	CAN 总线 IO 电压(CANH, CANL)	-70	70	V
V _(DIFF)	CANH 和 CANL 间的最大差分电压	-70	70	V
V _(Logic_Input)	逻辑侧端口输入电压(TXD, S)	-0.3	+7	V
V _(Logic_Output)	逻辑侧端口输出电压(RXD)	-0.3	+7	V
I _{O(RXD)}	RXD 接收器输出电流	-8	8	mA
T _J	结温	-55	150	°C
T _{STG}	存储温度	-65	150	°C

注:

1. 工作条件达到或超出上述绝对最大额定值可能会导致器件永久性损坏。这里给出的参数是器件额定值，并非工作条件，不能据此推断产品能否正常工作。器件长期在超出最大额定值条件下工作会影响产品的可靠性，甚至导致产品损坏。

7.2. ESD 额定值

测试项目	测试条件		数值	单位
CA-IF1051HS				
HBM ¹ ESD	CAN 总线端口(CANH, CANL)到 GND		±6000	V
	其它所有管脚		±4000	
CDM ESD	所有管脚		±1500	V
系统级 ESD 保护	CAN 总线端口 (CANH, CANL)到 GND	IEC 61000-4-2 : 未上电, 接触放电	±4000 ²	V
ISO7637 瞬态测试, 基于 GIFT-ICT CAN EMC 测试	CAN 总线端口 (CANH, CANL)到 GND	脉冲 1	-100	V
		脉冲 2	+75	V
		脉冲 3a	-150	V
		脉冲 3b	+100	V
ISO7637-3 瞬态测试	CAN 总线端口 (CANH, CANL)到 GND	100nF 直接耦合电容, “慢瞬态脉冲”— 电源上电	±85	V

注:

1. JEDEC 文件 JEP155 规定: 500V HBM 允许按照标准 ESD 控制过程进行安全生产;
2. 系统板级测试;

7.3. 建议工作条件

参数		最小值	最大值	单位
V _{CC}	5V 电源电压	4.5	5.5	V
I _{OH} (RXD)	RXD 端口输出电流@高电平	-2		mA
I _{OL} (RXD)	RXD 端口输出电流@低电平		2	mA

7.4. 热信息

热参数		SOIC8	单位
R _{θJA}	IC 结至环境的热阻	125	°C/W

7.5. 电气特性

所有参数在建议工作条件下测试，环境温度 $T_A = -55^{\circ}\text{C} - 125^{\circ}\text{C}$ (除非另有说明)。

参数		测试条件	最小值	典型值	最大值	单位
电源特性						
I_{CC}	电源电流	TXD = 0V, $R_L = 60\ \Omega$ (显性), 如图 8-1。		45	80	mA
		TXD = 0V, $R_L = 50\ \Omega$ (显性), 如图 8-1。		50	90	mA
		TXD = 0V, CANH = -12V (显性), 如图 8-1。			180	mA
		TXD = V_{CC} , $R_L = 50\ \Omega$ (隐性), 如图 8-1。		0.7	2.0	mA
		$S = V_{CC}$ (静默模式), 如图 8-1。		0.6	2.0	mA
V_{UV_VCC}	V_{CC} UVLO 电压	上升		4.2	4.4	V
V_{UV_VCC}	V_{CC} UVLO 电压	下降	3.8	4.0	4.25	V
$V_{UV_VCC_HYS}$	V_{CC} UVLO 电压	滞回		0.2		V
逻辑接口(模式选择输入)						
V_{IH}	输入高电平		2.8			V
V_{IL}	输入低电平				1.4	V
I_{IH}	输入高电平漏电流	$S = V_{CC}$			30	μA
I_{IL}	输入低电平漏电流	$S = 0\text{V}$, $V_{CC} = 5.5\text{V}$	-2		2	μA
$I_{IEK(off)}$	未上电时漏电流	$S = 5.5\text{V}$, $V_{CC} = 0\text{V}$	-1		1	μA
逻辑接口(TX 输入端口)						
V_{IH}	输入高电平		2.8			V
V_{IL}	输入低电平				1.4	V
I_{IH}	输入高电平漏电流	TXD = V_{CC}	-2.5	0	1	μA
I_{IL}	输入低电平漏电流	TXD = 0V, $V_{CC} = 5.5\text{V}$	-100	-47	-7	μA
$I_{IEK(off)}$	未上电时漏电流	TXD = 5.5V, $V_{CC} = 0\text{V}$	-1	0	1	μA
C_i	输入电容	$V_{in} = 0.4 \cdot \sin(4E6 \cdot \pi \cdot t) + 2.5\text{V}$		5		pF
逻辑接口(RX 输出端口)						
V_{OH}	输出高电平	$I_o = -2\text{mA}$, 如图 8-2。	$0.8 \times V_{CC}$			V
V_{OL}	输出低电平	$I_o = +2\text{mA}$, 如图 8-2。			$0.2 \times V_{CC}$	V
$I_{IEK(off)}$	未上电时漏电流	RXD = 5.5V, $V_{CC} = 0\text{V}$	-1	0	1	μA
CAN 总线驱动						
$V_{O(DOM)}$	单端输出电压(显性)	TXD=低, $S=0\text{V}$, $R_L = 50 - 65\ \Omega$, CANH 端口, 如图 8-1。	2.75		4.5	V
		TXD=低, $S=0\text{V}$, $R_L = 50 - 65\ \Omega$, CANL 端口, 如图 8-1。	0.5		2.25	V
$V_{O(DOM)}$	差分输出电压(显性)	TXD=低, $R_L = 60\ \Omega$, $R_{CM} = 165\ \Omega$, $-5\text{V} \leq V_{CM} \leq +10\text{V}$, 如图 8-1。	1.5		3.0	V
		TXD=低, $R_L = 45 - 50\ \Omega$, R_{CM} open, 如图 8-1。	1.4		3.0	V
		TXD=低, $R_L = 50 - 65\ \Omega$, R_{CM} open, 如图 8-1。	1.5		3.0	V
		TXD=低, $R_L = 2240\ \Omega$, R_{CM} open, 如图 8-1。	1.5		5.0	V
$V_{O(REC)}$	单端输出电压(隐性)	TXD=高, 无负载, CANH 端口, 如图 8-1。	2		3	V
		TXD=高, 无负载, CANL 端口, 如图 8-1。	2		3	V
$V_{OD(REC)}$	差分输出电压(隐性)	TXD=高, $S=0\text{V}$, $R_L = 60\ \Omega$, 如图 8-1。	-120		12	mV
		TXD=高, $S=0\text{V}$, 无负载, 如图 8-1。	-50		+50	mV
$I_{OS(SS_DOM)}$	短路电流(显性)	TXD=低, CANL 开路, CANH 从 -15V 到 40V, 如图 8-7。	-100			mA
		TXD=低, CANH 开路, CANL 从 -15V 到 40V, 如图 8-7。			100	
$I_{OS(SS_REC)}$	短路电流(隐性)	TXD=高, V_{BUS} 从 -27V 到 32V, 如图 8-7。	-5		5	mA
V_{SYS}	瞬态对称性(显性和隐性)	$R_L = 60\ \Omega$, R_{CM} open, TXD = 250kHz, 1MHz, 如图 8-1。		0.9		V/V
V_{SYS_DC}	DC 对称性(显性和隐性)	$R_L = 60\ \Omega$, R_{CM} open, 如图 8-1。		-0.2		V

电气特性(续)

所有参数在建议工作条件下测试，环境温度 $T_A = -55^{\circ}\text{C} - 125^{\circ}\text{C}$ (除非另有说明)。


参数	测试条件	最小值	典型值	最大值	单位	
CAN 接收器(TXD=High, CANH/CANL 由外部驱动)						
V_{CM}	共模输入范围	CANH 或者 CANL 到地, RXD 输出有效, 如图 8-2。		-30	+30	V
V_{DIFF_R}	差分输入阈值(隐性)	TXD=高, V_{CM} 从 -20V 到 20V, 如图 8-2。		0.5		V
V_{DIFF_D}	差分输入阈值(显性)	TXD=高, V_{CM} 从 -20V 到 20V, 如图 8-2。			0.9	V
V_{DIFF_R}	差分输入阈值(隐性)	TXD=高, V_{CM} 从 -30V 到 30V, 如图 8-2。		0.4		V
V_{DIFF_D}	差分输入阈值(显性)	TXD=高, V_{CM} 从 -30V 到 30V, 如图 8-2。			1	V
V_{DIFF_HYST}	差分输入滞回			120		mV
R_{IN}	CANH/CANL 输入电阻	TXD=高, V_{CM} 从 -30V 到 30V		15	40	k Ω
R_{DIFF}	差分输入电阻	TXD=高, V_{CM} 从 -30V 到 30V		30	80	k Ω
$R_{DIFF(M)}$	输入电阻匹配	$V_{CANH} = V_{CANL} = 5V$		-2	2	%
I_{LKG}	输入端漏电流	$V_{CC} = 0V, V_{CANH} = V_{CANL} = 5V$			4.8	μA
C_{IN}	单端输入电容	CANH 或 CANL 到地			24	pF
C_{IN_DIFF}	差分输入电容	CANH 到 CANL			12	pF







7.6. 开关特性

所有参数在建议工作条件下测试，环境温度 $T_A = -55^{\circ}\text{C} - 125^{\circ}\text{C}$ (除非另有说明)。

参数	测试条件	最小值	典型值	最大值	单位		
驱动器开关特性							
t_R	总线驱动上升时间	$R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-1。		55	ns		
t_F	总线驱动下降时间	$R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-1。		60	ns		
t_{ONTXD}	TXD 延迟(隐形到显性)	$R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-1。		55	ns		
t_{OFFTXD}	TXD 延迟(显形到隐性)	$R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-1。		40	ns		
$T_{sk(p)}$	脉冲偏差	$R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-1。		20	ns		
t_{DOM}	TXD 显性超时	$R_L=60\ \Omega, C_L$ open, 如图 8-5。		2	5	8	ms
接收器开关特性							
t_{ONRXD}	RXD 延迟(隐形到显性)	$C_L=15\text{pF}$, 如图 8-2。		95	ns		
t_{OFFRXD}	RXD 延迟(显形到隐性)	$C_L=15\text{pF}$, 如图 8-2。		65	ns		
t_R	RXD 驱动上升时间	$C_L=15\text{pF}$, 如图 8-2。		40	ns		
t_F	RXD 驱动下降时间	$C_L=15\text{pF}$, 如图 8-2。		30	ns		
器件开关特性							
t_{loop1}	环路延迟时间	隐性到显性, $R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-3。		120	160	ns	
t_{loop2}	环路延迟时间	显性到隐性, $R_L=60\ \Omega, C_L=100\text{pF}$, 如图 8-3。		130	175	ns	
t_{ONTXD}	模式转换时间	从静默态到常态或者从常态到静默态, 如图 8-4。		0.13	10	us	
FD TIMING 特性							
$t_{bit(bus)}$	位时间, $t_{BIT(TXD)} = 500\ \text{ns}$	总线侧 $R_L=60\ \Omega, C_L=100\text{pF}, C_{LRX}=15\text{pF}$, 如图 8-6。		435	550	ns	
$t_{bit(bus)}$	位时间, $t_{BIT(TXD)} = 200\ \text{ns}$	总线侧 $R_L=60\ \Omega, C_L=100\text{pF}, C_{LRX}=15\text{pF}$, 如图 8-6。		155	240	ns	
$t_{bit(rx)}$	位时间, $t_{BIT(TXD)} = 500\ \text{ns}$	接收侧 $R_L=60\ \Omega, C_L=100\text{pF}, C_{LRX}=15\text{pF}$, 如图 8-6。		400	550	ns	
$t_{bit(rx)}$	位时间, $t_{BIT(TXD)} = 200\ \text{ns}$	接收侧 $R_L=60\ \Omega, C_L=100\text{pF}, C_{LRX}=15\text{pF}$, 如图 8-6。		120	220	ns	
t_{rec}	脉冲偏差, $t_{BIT(TXD)} = 500\ \text{ns}$	接收侧 $R_L=60\ \Omega, C_L=100\text{pF}, C_{LRX}=15\text{pF}$, 如图 8-6。		-70	40	ns	
t_{rec}	脉冲偏差, $t_{BIT(TXD)} = 200\ \text{ns}$	接收侧 $R_L=60\ \Omega, C_L=100\text{pF}, C_{LRX}=15\text{pF}$, 如图 8-6。		-75	15	ns	

7.7. 典型工作特性





8. 参数测量信息




图 8-1 发射通道时序示意图




图 8-2 RXD 延迟示意图




图 8-3 TXD 到 RXD 的环路延迟示意图




图 8-4 静默态到常态转换时间




图 8-5 发射端显性超时时序图




图 8-6 FD 时序图




图 8-7 短路电流测试电路

9. 详细说明

CA-IF1051HS 为+5V、具有±70V 故障保护的局域网络(CAN)收发器，满足 ISO11898-2 (2016)高速 CAN 网络物理层标准规范。全面的保护设计，用于支持工作条件恶劣的工业应用。除了提供高压故障保护，该器件还允许±30V 的输入共模范围，能够在具有较大电位偏差的总线节点之间实现可靠通信。发送器的显性超时检测可避免处理器故障时锁定总线。另外，发送器输出 CANH、CANL 具有短路限流保护及热关断功能，一旦检测到故障状态，发送器即刻将总线输出置于高阻态，避免过大的功率损耗。

器件可工作在高达 5Mbps 的传输速率，支持 CAN FD。当然，CAN 总线的最大的传输速率还受限于总线负载、节点数、电缆长度等因素。在 CAN 网络设计中，需要考虑信号在系统和电缆上的传输损耗、寄生负载、传输延时、网络平衡性、以及地电位偏差和信号完整性，以留出足够的设计余量。

9.1. CAN 总线状态

CAN 总线具有两个逻辑状态：显性状态和隐性状态。显性状态下(代表“0”数据位，用于确定信息发送的优先级)，CANH-CANL 之间的差分电压介于 1.5V 至 3V(高于 0.9V)，该状态对应于 TXD/RXD 的逻辑“0”；隐性状态下(代表“1”数据位，总线空闲状态)，总线通过内部电阻拉至总线侧电源 $V_{CC}/2$ ，CANH-CANL 之间的差分电压介于 -120mV 至 +12mV，或接近 0V(低于 0.5V，取决于总线负载)，对应于 TXD/RXD 的逻辑“1”，详见图 9-1。




图 9-1 总线逻辑状态电压定义

9.2. 接收器

接收器将总线的差分输入(CANH 和 CANL)转换成 CAN 控制器需要的单端输出信号 RXD，内部比较器检测差分电压 $V_{DIFF} = (V_{CANH} - V_{CANL})$ ，门限电压约为 0.7V。如果 $V_{DIFF} > 0.9V$ ，则在 RXD 引脚输出逻辑低电平；如果 $V_{DIFF} < 0.5V$ ，RXD 输出逻辑高电平。CANH、CANL 的共模输入电压范围为±30V。当 CANH、CANL 短路，或处于空闲状态时，RXD 输出高电平，详见表 9-1。

表 9-1 接收器真值表

$V_{ID} = V_{CANH} - V_{CANL}$	总线状态	RXD
$V_{ID} \geq 0.9V$	显性	低电平
$0.5V < V_{ID} < 0.9V$	不确定	不确定
$V_{ID} \leq 0.5V$	隐性	高电平
开路($V_{ID} \approx 0V$)	开路	高电平

9.3. 发送器

发送器将来自 CAN 控制器的单端输入信号 (TXD) 转换成差分输出 CANH、CANL，真值表如表 9-2 所示。内部发送器超时检测确保显性电平未超出 t_{DOM} 的前提下，收发器处于正常工作状态。CANH、CANL 输出具有短路限流保护，热关断则进一步限制器件的最大功耗。

表 9-2 发送器真值表¹

输入		TXD 低电平时间	输出		总线状态
S	TXD		CANH	CANL	
低电平或开路	低电平	$< t_{DOM}$	高电平	低电平	显性
	低电平	$> t_{DOM}$	$V_{CC}/2$	$V_{CC}/2$	隐性
	高电平或开路 ²	X	$V_{CC}/2$	$V_{CC}/2$	隐性
高电平	X	X	$V_{CC}/2$	$V_{CC}/2$	隐性

注:

1. X = 无关。
2. TXD 输入具有内部弱上拉。

9.4. 保护功能

9.4.1. 欠压锁存

器件在 V_{CC} 电源端提供欠压检测，当 V_{CC} 电压跌落到 UVLO 门限以下时，提供有效的网络保护。欠压故障解除时，经过 t_{ONTXD} 延迟后，CA-IF1051HS 恢复正常工作状态，欠压锁存状态如表 9-3 所示。主控制器应该在 t_{ONTXD} 延迟结束后再尝试发送或接收数据。

表 9-3 欠压锁存

V_{CC}	器件状态	总线输出	RXD
		CA-IF1051HS	CA-IF1051HS
$> V_{UV_VCC}$	常态	取决于 TXD	总线状态镜像输出
$< V_{UV_VCC}$	保护模式	高阻	高阻

9.4.2. 过压故障保护

CA-IF1051HS 器件内部为驱动器输出和发送器输入 (CANH/CANL) 提供高达 $\pm 70V$ 的过压故障保护，当总线意外短路到电源时，可以保护器件不被损坏。 $\pm 70V$ 保护电压不受器件是否供电的影响。

9.4.3. 热关断

CA-IF1051HS 内部集成热关断保护，当器件的结温超出热关断门限 $T_{J(shutdown)}$ 时，将关闭驱动器，阻断 TXD 驱动器输出与总线的连接。热关断期间，CAN 总线偏置在隐性电平，接收器则保持有效工作状态。一旦结温降低到正常工作范围，器件自动退出热关断，恢复正常工作。

9.4.4. 限流保护

CA-IF1051HS 器件的发送器还提供输出短路保护，一旦发生输出短路到电源或短路到地的故障时，驱动器将限制输出电流。当然，由于此时处于最大限流状态，有可能消耗较大的电源电流，而热关断功能为输出短路提供了二次防护。一旦短路故障解除，发送器将退出限流保护而进入有效工作状态。

9.4.5. 发送器超时检测

CA-IF1051HS CAN 收发器具有显性超时检测功能，超时时间为 t_{DOM} ，由此避免由于 CAN 控制器故障而将总线钳制在低电平(显性状态)。当 TXD 保持在显性状态对应电平(低电平)的时间超出 t_{DOM} 时，器件关闭发送器，将总线释放到隐性状态，参见图 9-2。超时故障解除后，在 TXD 收到的信号上升沿重新使能发送器，收发器恢复正常工作。发送器超时周期限制了 CA-IF1051HS 的最小数据传输速率，按照 CAN 总线通信协议，允许在最差工作环境下，连续发送 11 个显性位，据此可以估算出 CA-IF1051HS 所允许的最低速率是： $11\text{bits} / t_{DOM} = 11 / 2\text{ms} = 5.5\text{kbps}$ ，即将 CA-IF1051HS 的最低速率限制在 5.5kbps。




图 9-2 显性超时保护时序图

9.5. 器件断电状态

CA-IF1051HS 器件设计具有理想的无源输出状态，即在没有供电时，对总线呈现为“空载”，总线端 CANH、CANL 具有超低漏电流，避免未上电的总线节点加重总线负载。

9.6. 浮空引脚

对于关键的逻辑输入引脚，器件内部提供上拉或下拉。例如，TXD 端口内部上拉至 V_{CC} ，该引脚悬空时，将总线输出置于隐性状态。当 S 端口悬空时，其内部下拉至地，使器件处于正常工作模式。

9.7. 工作模式

CA-IF1051HS 具有两种工作模式，即常态模式和静音模式。工作模式由 S 引脚的输入选择。

9.7.1. 常态模式

将 S 端口拉低或悬空时，器件处于常规工作模式。在此模式下，CAN 收发器均保持正常工作并支持双向总线通信。驱动器将 TXD 输入信号转换成差分输出，通过 CANH、CANL 端口送入总线；接收器则将总线输入转换成 RXD 单端输出。

9.7.2. 静音模式

当 S 引脚置于高电平时，器件处于静音模式。在此模式下，禁止 CAN 驱动器工作，断开 TXD 到总线的通信；而接收器依然保持正常工作模式。

表 9-4 工作模式选择

S	工作模式	驱动器	接收器
低电平或浮空	常态	使能	使能
高电平	静音	禁止	使能

10. 应用信息

CA-IF1051HS CAN 收发器通常配合具有 CAN 协议数据链路层协议的主机处理器或 FPGA 工作，这些器件可支持高达 5Mbps 的通信速率，当然，总线网络的最高速率还受限于总线负载、节点数、电缆长度以及匹配等因素。设计 CAN 总线网络时，必须考虑信号在电缆上的传输损耗、寄生负载、延时、网络的不均衡性、地电位偏差以及信号完整性，因此，实际系统中的最高速率、最远传输距离常常低于理论值。

在多节点 CAN 总线网络中，保持线路阻抗均匀非常重要，由此需要提供适当的终端匹配。网络拓扑不能使用星形、树形或环形拓扑，在网络相距最远的两个端点之间挂接任何一个节点都会产生一个“接头”，而高速信号在这些电缆“接头”上将产生信号反射，在总线上引入干扰。设计中，需要使用尽可能短的电缆挂接每个节点，尤其是对于高速传输网络。图 10-1 给出了 CAN 总线的典型拓扑，在总线的两个端点可采用单个 $120\ \Omega$ 电阻(R_T)匹配总线，其中， $120\ \Omega$ 为电缆的特征阻抗；如果需要增加共模滤波，也可以将其分隔成两个 $60\ \Omega$ 的电阻进行终端匹配。





图 10-1 多节点 CAN 总线典型应用图


11. 封装信息

SOIC8 的外形尺寸


SOIC8 封装尺寸图和建议焊盘尺寸图。尺寸以毫米为单位




TOP VIEW



RECOMMENDED LAND PATTERN



FRONT VIEW



LEFT-SIDE VIEW

图 11-1 SOIC8 封装尺寸图

12. 焊接信息





图 12-1 焊接温度曲线

表 12-1 焊接温度参数


Profile Feature	Pb-Free Assembly
Average ramp-up rate(217 °C to Peak)	3°C/second max
Time of Preheat temp(from 150 °C to 200 °C)	60-120 second
Time to be maintained above 217 °C	60-150 second
Peak temperature	260 +5/-0 °C
Time within 5 °C of actual peak temp	30 second
Ramp-down rate	6 °C/second max.
Time from 25°C to peak temp	8 minutes max

13. 卷带信息

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CA-IF1051HS	SOIC	S	8	2500	330	12.4	6.5	5.4	2.1	8.0	12.0	Q1

14. 重要声明

上述资料仅供参考使用，用于协助 Chipanalog 客户进行设计与研发。Chipanalog 有权在不事先通知的情况下，保留因技术革新而改变上述资料的权利。

Chipanalog 产品全部经过出厂测试。针对具体的实际应用，客户需负责自行评估，并确定是否适用。Chipanalog 对客户使用所述资源的授权仅限于开发所涉及 Chipanalog 产品的相关应用。除此之外不得复制或展示所述资源，如因使用所述资源而产生任何索赔、赔偿、成本、损失及债务等，Chipanalog 对此概不负责。

商标信息

Chipanalog Inc.®、Chipanalog®为 Chipanalog 的注册商标。



<http://www.chipanalog.com>